

CIRCUIT AND METHOD FOR CONTROLLING THE BRIGHTNESS OF AN FED DEVICE

Publication number: JP2001515229 (T)

Publication date: 2001-09-18

Inventor(s):

Applicant(s):

Classification:

- **International:** G09G3/30; G09G3/20; G09G3/22; G09G3/30; G09G3/20; G09G3/22; (IPC1-7): G09G3/30; G09G3/20

- **European:** G09G3/22

Application number: JP20000509076T 19980528

Priority number(s): US19970920552 19970829; WO1998US10887 19980528

Also published as:

WO9912151 (A1)

US6069597 (A)

US6147664 (A)


EP1005689 (A1)

EP1005689 (B1)

Abstract not available for JP 2001515229 (T)

Abstract of corresponding document: **WO 9912151 (A1)**

A circuit (300) and method for controlling the brightness of a display screen (200) implemented using a flat panel field emission display (FED) screen (200). A brightness control circuitry (300) is positioned across the row drivers (220) for altering the applied voltage (212) to the rows (230) causing a change in brightness cross the FED screen (200). The applied voltage (212) can be pulse width modulated or amplitude modulated to alter the brightness of the FED screen (200). Within one FED screen (200) implementation, it is more efficient to alter the row voltage (212); however, in alternative embodiment of the present invention the column voltages (207) are modulated in amplitude or pulse width to alter the brightness of the FED screen (200).; The brightness control circuitry (300) of the present invention can be made responsive to a manual brightness knob (520) or can be responsive to an ambient light sensor (580a, 580b).



Data supplied from the **esp@cenet** database — Worldwide

(19)日本国特許庁 (J P)

(12) 公表特許公報 (A)

(11)特許出願公表番号
特表2001-515229
(P2001-515229A)

(43)公表日 平成13年9月18日(2001.9.18)

(51)Int.Cl. ⁷	識別記号	F I	テームト* (参考)
G 0 9 G 3/30		G 0 9 G 3/30	K 5 C 0 8 0
3/20	6 4 2	3/20	6 4 2 J

審査請求 未請求 予備審査請求 有 (全 42 頁)


(21)出願番号 特願2000-509076(P2000-509076)
(86) (22)出願日 平成10年5月28日(1998.5.28)
(85)翻訳文提出日 平成12年2月28日(2000.2.28)
(86)国際出願番号 PCT/US98/10887
(87)国際公開番号 WO99/12151
(87)国際公開日 平成11年3月11日(1999.3.11)
(31)優先権主張番号 08/920,552
(32)優先日 平成9年8月29日(1997.8.29)
(33)優先権主張国 米国 (US)
(81)指定国 EP(AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, I T, LU, MC, NL, PT, SE), JP, KR

(71)出願人 キャンデサント、テクノロジーズ、コーポ
レーション
CANDESCENT TECHNOLO
GIES CORPORATION
アメリカ合衆国カリフォルニア州、サンノ
ゼ、ピア、デル、オロ、6580
(72)発明者 ロナルド、エル、ハンセン
アメリカ合衆国カリフォルニア州、サンノ
ゼ、ミゲリト、ロード、10941
(74)代理人 弁理士 佐藤 一雄 (外3名)
Fターム(参考) 5C080 AA18 BB05 CC03 DD04 DD27
DD30 EE28 GG09 JJ02 JJ03
JJ06

(54)【発明の名称】 被供給デバイスの輝度を制御する回路および方法

(57)【要約】

フラットパネル電界放出ディスプレイ (FED) スクリーン (200) を用いて実現されるディスプレイスクリーン (200) の輝度を制御する回路 (300) および方法。輝度制御回路 (300) は、行 (230) に印加された電圧 (212) を変えて FED スクリーン (200) 上の輝度を変化させるために、行ドライバ (220) を横断して配置される。印加された電圧 (212) は、FED スクリーン (200) の輝度を変更するために、パルス幅変調または振幅変調可能である。FED スクリーン (200) 具体化においては、行電圧 (212) を変更することが一層効率的である。ただし、本発明の一代替実施形態においては、FED スクリーン (200) の輝度を考えるために、列電圧 (207) は振幅変調またはパルス幅変調される。本発明の輝度制御回路 (300) は、手動輝度ノブ (520) に感応するように作成可能であり、または、周囲光センサ (580a、580b) に感応可能である。



【特許請求の範囲】**【請求項1】**

1つの画素が1つの行ラインと少なくとも3つの列ラインとの交差箇所を持っている電界放出ディスプレイ（FED）スクリーンであって、

各々がそれぞれの列ラインに結合され、振幅変調された電圧信号を、前記列ラインを介してドライブする複数の列ドライバと、

各々がそれぞれの行ラインに結合され、第1電圧信号を、一度に1つの行ラインを介してドライブする複数の行ドライバと、

を備え、水平同期化クロック信号が個別行ラインのリフレッシュを同期化する電界放出ディスプレイスクリーン。

【請求項2】

前記電界放出ディスプレイスクリーンに関する輝度レベルを表す輝度信号を受け取るように結合され、かつ前記複数の行ドライバをイネーブルとし得るように結合された輝度制御回路をさらに備え、前記輝度制御回路は前記水平同期化クロック信号と同期して生成される前記輝度信号に応じて変化する幅を持つ行オンタイムパルスを生成し、複数の前記行ドライバは前記オンタイムパルス期間中だけ前記第1電圧信号を供給するようにアクティブにされ、他の期間はディスエーブルとされる請求項1に記載のスクリーン。

【請求項3】

それぞれの行ラインとそれぞれの列ラインとの交差箇所に位置する複数の多層構造をさらに備え、前記多層構造はそれぞれ前記行オンタイムパルスの前記幅に線形的に比例する輝度で照明する請求項2に記載のスクリーン。

【請求項4】

前記輝度信号は電圧信号である請求項2に記載のスクリーン。

【請求項5】

前記輝度制御回路は、

電圧制御抵抗器およびコンデンサを含み、前記行オンタイムパルスの前記幅を画定する回路網と、

前記回路網に結合され、かつ前記水平同期化クロック信号に結合され、前記水

平同期化クロック信号と同期して前記行オンタイムパルスを生成するワンショット回路と

をさらに備えた請求項2に記載のスクリーン。

【請求項6】

前記振幅変調電圧信号はそれぞれの画素列に関するグレースケールデータを表し、前記水平同期化クロックは前記グレースケールデータを前記複数の列ドライバへのローディングを同期化するものであり、

前記複数の行ドライバのイネーブルラインに結合され、可変幅を持ち、かつ前記水平同期化クロック信号と同期化されたオンタイムパルスを生成する輝度制御回路と、

それぞれの行ラインとそれぞれの列ラインとの交差箇所に位置し、それぞれ前記オンタイムパルスの前記幅に線形的に比例する輝度で照明する複数の多層構造と

をさらに備え、前記複数の行ドライバは前記可変幅のオンタイムパルス期間中に限り前記第1電圧信号をドライブするようにアクティブにされ、他の期間はディスエーブルとされる請求項1に記載のスクリーン。

【請求項7】

前記輝度制御回路は、

電圧制御抵抗器およびコンデンサを有し、前記オンタイムパルスの可変幅を画定する回路網と、

前記回路網に結合され、かつ前記水平同期化クロック信号に結合され、前記水平同期化クロック信号と同期して前記可変幅のオンタイムパルスを生成するワンショット回路と

をさらに備えた請求項6に記載のスクリーン。

【請求項8】

前記水平同期化クロック信号はグレースケールデータを1つの画素列に関する前記複数の列ドライバへのローディングを同期化するためのものであり、

前記複数の列ドライバのイネーブルラインに結合された輝度制御回路をさらに備え、前記輝度制御回路は、可変パルス幅を持ち、かつ前記水平同期化クロック

信号と同期化されたオンタイムパルスを生成し、前記複数の列ドライバは前記振幅変調された電圧信号を前記オンタイムパルスの可変パルス幅期間中にドライブするようにアクティブとされる

請求項1に記載のスクリーン。

【請求項9】

それぞれの行ラインとそれぞれの列ラインとの交差箇所に位置する複数の多層構造をさらに備え、各多層構造は前記オンタイムパルスの前記可変パルス幅に線形的に比例する輝度で照明する請求項8に記載のスクリーン。

【請求項10】

前記輝度制御回路は、前記電界放出ディスプレイスクリーンの所望の輝度レベルに応じて変化する輝度信号に結合される請求項6または8に記載のスクリーン。

【請求項11】

前記輝度制御回路は、

電圧制御抵抗器およびコンデンサを有し、前記オンタイムパルスの前記可変パルス幅を画定する回路網と、

前記回路網に結合され、かつ前記水平同期化クロック信号に結合され、前記水平同期化クロック信号と同期して前記可変幅の前記オンタイムパルスを生成するワンショット回路と

を備えている請求項10に記載のスクリーン。

【請求項12】

それぞれの画素の前記少なくとも3つの列ラインは赤列ラインと緑列ラインと青列ラインからなっている請求項2、6または8に記載のスクリーン。

【請求項13】

前記輝度信号はユーザアクセスの可能な手動輝度調節ノブから発せられる請求項2、6または8に記載のスクリーン。

【請求項14】

前記複数の多層構造の各々は、

高電圧陽極と、

この高電圧陽極を被覆するリン光体と、
対応する列ラインに結合されたゲートと、
電子放射エレメントおよびエミッタ電極を有する陰極と
を有し、前記エミッタ電極は対応する行ラインに結合され、前記電子放射エレメントは前記対応する行ラインに印加される前記第1電圧信号および前記対応する列ラインに印加される第2電圧信号に応じて電子を前記リン光体に向かって放出する

請求項3、6または8に記載のスクリーン。

【発明の詳細な説明】**【0001】****発明の分野**

本発明はフラットパネルディスプレイスクリーンの分野に関する。さらに詳細には、本発明はフラットパネル電界放出ディスプレイ（FED）の分野に関する。

【0002】**関連技術**

フラットパネルディスプレイデバイスの分野では、ディスプレイスクリーンの輝度調節がしばしば必要である。能動マトリックス液晶デバイス（AMLCD）は一般に、液晶セルの能動マトリックスを介して光を投射する1つ又は複数の背光照明灯を含む。AMLCDデバイスの輝度調節は画素のグレースケール解像度を変える。これらのフラットパネルディスプレイスクリーンは、バックライトひいてはバックライトの強度への電気ドライブを制御することによってディスプレイの輝度を変える。ただし、その性質上、AMLCDデバイスによって生成される色および均一性は、バックライトが最適輝度点から遠ざかるにつれて質低下する。最適輝度点は一般に工場設定される。輝度調節の実施に際して画素のグレースケール解像度を変えることにより、フラットパネルディスプレイの輝度を変えるこの従来技術には、ディスプレイされる画像の質を下げるという不都合な副作用がある。画素のグレースケールの質を低下させることのないフラットパネルディスプレイスクリーン用輝度調節を提供するのが望ましい。

【0003】

AMLCDの輝度を変える別の従来技術メカニズムにおいては、スクリーン上に画像を表現するために用いられるイメージデータは、ディスプレイへの供給につれて変更される。利得およびオフセット値で構成される関数がディスプレイにプログラムされているので、全てのイメージデータは、データに利得値を掛け算してからプログラム済みオフセット値を加算する関数を通過する。次に、前述の関数の値は、輝度を増大または減少させる必要に応じて変えられる。大量のイメージデータを変えるには比較的複雑な回路が必要なので、スクリーン輝度を変え

るための従来技術によるメカニズムは不利である。第2に、この従来技術によるメカニズムは、フラットパネルディスプレイのグレースケール解像度を変えることによって画像のグレースケールの質を低下させる。イメージデータを変えることなく、画像のグレースケール解像度を危険に曝すこともない、フラットパネルディスプレイスクリーン用輝度調節を提供することが望まれる。

【0004】

フラットパネル電界放出ディスプレイ（FED）はバックライトを使用しない。フラットパネルFEDは、それぞれ陽極と陰極およびゲートを備えたエミッタを用いる。個々のエミッタへ（ゲートから陰極へ）印加される電圧は、ディスプレイスクリーン上に位置するリン光体スポットに向かって電子を放出する。多くのエミッタは1つの単一リン光体スポットと連動する。画素は、独立的に制御される3つの（例えば、赤、青、緑）リン光体スポットによって構成される。フラットパネルFEDスクリーン内画素のグレースケールの内容は、当該画素を構成する赤、緑、青のエミッタに印加される電圧によって表される。ただし、当該画素を構成する赤、緑、青のリン光体スポットのエミッタに印加される相対電圧を変化させる輝度調節メカニズムは、フラットパネルFEDスクリーン内画素のグレースケールの質を変えるはずである。画素のグレースケール解像度を危険に曝す恐れのないフラットパネルFEDスクリーン用輝度調節を提供することが望まれる所以である。

【0005】

FEDの輝度を変えるための従来技術メカニズムは、エミッタの陽極に印加される高電圧（例えば、数キロボルト）を変更する。この方法は、定電圧出力電源よりも一層複雑であり、従って、さらに高価な可変出力高圧電源を必要とするので、不利である。第2に、この従来技術メカニズムは、安価かつ一層簡単な低圧構成要素以外の高圧構成要素を用いて輝度制御回路を実現することを必要とする。高圧レベルを変える必要がなく、高圧構成要素も必要としない、フラットパネルFEDスクリーン用輝度調節を提供することが望ましい。

【0006】

従って、本発明は、ディスプレイスクリーン画素のグレースケール解像度を危

険に曝す恐れがなく、かつ光センサに応動するフラットパネルディスプレイスクリーン輝度制御用メカニズム及び方法を提供するものである。さらに、本発明は、イメージデータを変更することなくフラットパネルスクリーンディスプレイの輝度を変更するメカニズムを提供するものである。さらに、本発明は、ディスプレイスクリーン画素のグレースケール解像度を危険に曝すことなく、フラットパネルFEDスクリーン輝度を制御するメカニズム及び方法を提供するものである。本発明は、低電圧制御信号を変更するフラットパネルFEDスクリーン用輝度調節メカニズム及び方法を提供するものである。明確には記述されていない本発明のこれら及び他の利点は、ここに呈示される本発明の記載によって明瞭になるであろう。

【0007】

発明の概要

フラットパネル電界放出ディスプレイ（FED）スクリーンを用いて実行されるディスプレイスクリーン輝度を制御する回路および方法がここに記述される。フラットパネルFEDスクリーン内においては、行と列のマトリックスが準備され、エミッタが各行列交差箇所内に位置する。行は順次アクティブにされ、個別グレースケール情報は列に呈示される。一実施形態においては、一度にただ1つの行が表示され、行は最上行から底部行まで順次アクティブにされる。エミッタの陰極とゲートの間に適切な電圧が印加されると、これらのエミッタは、例えば赤、緑、青のリン光体スポットに向かって電子を放出し、照明点を生じさせる。従って、各画素は1つの赤、1つの緑、1つの青リン光体スポットを含む。

【0008】

一実施形態において、本発明は、FEDスクリーンの輝度を変化させるために行に印加される電圧を変えるための全ての行ドライバに共通の専用回路を含む。印加電圧は、フラットパネルFEDスクリーンの輝度を変えるためにパルス幅変調または振幅変調されても差し支えない。本発明のこの実施形態では相対列電圧は一定状態を維持するので、輝度の変化につれてグレースケール解像度が変わる恐れがない。一実施形態において、行ドライバのアクティブラインは、行電圧のパルス幅（「オンタイム」）を変調するためにオン・オフされる。第2の

実施形態において、行電圧のパルス幅（「オンタイム」）を変調するために行ドライバ電源が断続される。一具体化例においては、列電圧でなく行電圧を変える方が一層効率的である。これは、行変調によって CV^2 損失が増加しないことに因る。ただし、本発明の代替実施形態は、FEDスクリーンの輝度を変えるために列電圧の振幅またはパルス幅を変えるための回路を含む。

【0009】

本発明の輝度回路は、手動輝度制御に応動するように作成するか、或いは、フラットパネルFEDスクリーンに近接して位置する周囲光センサに応動するように作成可能である。本発明の自動輝度調節実施形態において、光センサは、感知される周囲光に応じて変化する輝度信号を供給する。前述のメカニズム及び方法を用いて、FEDスクリーン輝度は光センサ出力の増大に応答して増加し、光センサ出力の減少に応答して減少する。別の一実施形態は、輝度常態化のために光センサを使用する。この場合、基準光レベルとしてFEDスクリーンが用いられ、FEDスクリーン輝度は、経年および製造上の差に起因する変動に関して補償される。手動輝度調節（オーバーライド）および自動輝度オン／オフスイッチも装備される。

【0010】

さらに明確には、本発明の実施形態は各々がそれぞれの列ラインに結合された複数の列ドライバを含む電界放出ディスプレイスクリーンを含み、列ドライバはそれぞれの画素行に関するグレースケールデータを表す振幅変調電圧信号を複数の列ラインを介してドライブする。本発明はまた、各々がそれぞれ行ラインに結合された複数の行ドライバを含み、複数の行ドライバは一度に1つの行ラインを介して第1電圧信号をドライブする。ここで、1つの画素は1つの行ラインと3つの列ラインの交差箇所を持っているものとする。さらに本発明は、個別行ラインのリフレッシュを同期化し、画素のそれぞれの列に関する複数の列ドライバへのグレースケールデータのローディングを同期化する水平同期化クロック信号を含む。また本発明は、可変パルス幅をもつオンタイムパルスを生成する複数の行ドライバのラインをイネーブルするように結合された輝度制御回路を含み、オンタイムパルスは水平同期化クロック信号と同期化され、複数の行ドライバはオ

ンタイムパルス幅の期間中だけ第1電圧信号をドライブするようにイネーブルとされ、他の期間はディスエーブルとされ、複数の多層構造がそれぞれの行ラインとそれぞれの列ラインとの交差箇所に位置して設けられ、各多層構造はオンタイムパルスのパルス幅に線形的に比例する輝度で照明する。

【0011】

発明の実施の形態

次に示す本発明、即ち、ディスプレイ画素のグレースケール内容を変更することなしにフラットパネルFEDスクリーンの輝度を変える方法およびメカニズムの詳細な記述において、本発明の完全な理解を提供するために多くの特定詳細事項が記述される。ただし、当該技術分野における当業者は、これらの特定詳細事項なしに、または、その等価事項を用いて、本発明が実践可能であることを認識するはずである。別の場合には、本発明の態様を必要以上に不明瞭にしない限り、よく知られた方法、手順、構成要素、および、回路については詳細な記述は省略する。

【0012】

電界放出ディスプレイ（FED）のエミッタについて説明する。図1は、FEDフラットパネルディスプレイの一部である多層構造75を示す。多層構造75は、ベースプレート構造とも呼ばれる電界放出バックプレート構造45および電子受けフェースプレート構造70を含む。イメージはフェースプレート構造70によって生成される。バックプレート構造45は一般に電気絶縁バックプレート、エミッタ（または陰極）電極60、電気絶縁層55、パターン化ゲート電極50、および、絶縁層55を貫く小孔内に位置する円錐形電子放出エレメント40から成る。電子放出エレメント40のタイプについては1997年3月4日付けでT w i c h e l l等に発行された米国特許第5,608,283号明細書、および、別のタイプについては1997年3月4日付けでS p i n d t等に発行された米国特許第5,607,335号明細書に記述されている。両者は参考としてここに盛り込まれる。電子放出エレメント40の先端は対応する開口部を介してゲート電極50内に露出される。エミッタ電極60と電子放出エレメント40は、一緒に、FEDフラットパネルディスプレイ75の図示された部分75の陰

極を構成する。フェースプレート構造70は、電気絶縁フェースプレート15、陽極20、及びリン光体25の被覆によって形成される。エレメント40から放出された電子はリン光体部分30によって受け取られる。

【0013】

図1の陽極20は、陰極60/40に対して正電圧に保たれる。陽極電圧は、構造体45と70の間隔が $100\sim 200\mu\text{m}$ である場合に $100\sim 300$ ボルトであるが、間隔がさらに大きい他の実施形態においては、陽極電圧はキロボルトレンジ内にある。陽極20はリン光体25と接触しているので、陽極電圧はリン光体25にも印加される。適当なゲート電圧がゲート電極50に印加されると、法線から外れた種々の値の放出角度 θ 42において電子放出エレメント40から電子が放出される。放出された電子は、図1に線35によって示される非線形（例えば放物線）軌道に従い、リン光体25の標的部分30に衝突する。放出された電子によって撃たれたリン光体は選定された色の光を生成し、リン光体スポットを表す。単一リン光体スポットは数千の発光体（エミッタ）によって照明されることが可能である。

【0014】

リン光体25は、リン光体25によって生成され色と異なる色の光を放出する他のリン光体（図示せず）を含むピクチャ（映像）エレメント（「画素」）の一部分である。一般に、画素は、3つのリン光スポット、即ち、赤スポット、緑スポット、及び青スポットを含む。さらに、リン光体25を含む画素は、FEDフラットパネルディスプレイにおいて1つ又は複数の他の画素（図示せず）に隣接する。リン光体25に向けられた電子の幾つかが他のリン光体（同一または別の画素に含まれる）を一貫して衝撃する場合には、画像解像度および色純度は低下することがあり得る。以下に一層詳細に述べるように、FEDフラットパネルスクリーンの画素は、列と行を含むマトリックス形式に配列される。一具体化例において、画素は、同一行に配列されるが3つの分離した列をもつ3つのリン光スポットによって構成される。従って、1つの単一画素は、1つの行と3つの個別列（赤列、緑列、青列）によって一意的識別される。

【0015】

標的リン光体部分30のサイズは、印加電圧およびFEDフラットパネルディスプレイ75の幾何学的および諸元的特性に依存する。図1に示すFEDフラットパネルディスプレイ75における陽極／リン光体電圧を1,500～10,000ボルトまで増大するためには、バックプレート構造45とフェースプレート構造70の間隔が100～200 μ mよりもはるかに大きいことが要求される。1,500～10,000のリン光体ポテンシャルに対して必要とされる値まで構造体間隔が増大すると、電子集束エレメント（例えばゲート付き電界放出構造）が図1のFEDフラットパネルディスプレイに追加されない限り、リン光体部分30は一層大きくなる。この種の集束エレメントは、FEDフラットパネルディスプレイ構造75内に含まれることが可能であり、1996年6月18日付けでSpindt等に発行され、参考としてここに盛り込まれる米国特許第5,528,103号明細書に記述されているところである。

【0016】

標的リン光体部分30の輝度が陰極60／40とゲート50との間に印加される電圧に依存することは第一に注目に値する。電圧が高ければ高いほど、標的リン光体部分30の輝度が大きくなる。第2に、標的リン光体部分30の輝度は、陰極40／60とゲート50に電圧が印加される時間量（例えば、オンタイムウィンドウ）に依存する。オンタイムウィンドウが大きければ大きいほど、標的リン光体30の輝度が大きくなる。従って、本発明の範囲内において、FEDフラットパネル構造75の輝度が電圧および陰極60／40とゲート50の間に電圧が印加されている時間量（例えば、「オンタイム」）に依存する。

【0017】

図2に示すように、FEDフラットパネルディスプレイは、水平に配列された画素の行と垂直に配列された画素の列のアレイに細分化される。このアレイの部分100を図2に示す。それぞれの画素125の境界は鎖線で示す。3つの個別エミッタの行230を示す。各エミッタ行230は、当該アレイにおける画素の列の1つに対応する行電極である。中央の行電極230は、当該電極と関連した特定行の各エミッタのエミッタ陰極60／40（図1）に結合される。1つの画素行の図2に示す一部分は、隣接する一対の間隔壁135の間に位置する。画素

行は、1つの行ライン250に沿った全ての画素で構成される。2つ以上の画素行（概略24～100画素行）は一般に隣接間隔壁135の各対の間に位置する。画素の各列は3つのゲートライン250を含む、即ち、（1）第1の赤行、（2）第2の緑行、（3）第3の青行である。同様に、各画素列は合計3つのストライプの各リン光体ストライプ（赤、緑、青）の1つを含む。ゲートライン250の各々は、連携列の各エミッタ構造のゲート50（図1）に結合される。この構造100は、1995年12月19日付けでCurtin等に発行され、参考としてここに盛り込まれる米国特許第5,477,105号明細書に詳細に記述されている。

【0018】

赤、緑、青のリン光体ストライプ25は、発光体エミッタ・電極60/40の電圧に対して1,500～10,000ボルトの正電圧に保たれる。対応する行（陰極）ライン230と列（ゲート）ライン250の電圧を調節することによって電子放出エレメント40の集合の1つが適宜励起されると当該集合内のエレメント40が電子を放出し、これらの電子は対応する色のリン光体の標的部分30に向かって加速される。次に、励起されたリン光体は光を出す。スクリーンフレームリフレッシュサイクル期間中には（一実施形態においては約60Hzのレートで実施される）、一時に1つの行だけがアクティブにされ、オンタイム期間中は画素の1つの行を照明するように列ラインが付勢される。これは、当該フレームをディスプレイするように全画素行が照明されるまで、時間的に順次、行毎に実施される。フレームは60Hzで示されている。n列のディスプレイアレイにおいては、各行が $16.7/n$ msのレートで付勢されるものとする。前述のFED100についてさらに詳細に記述している米国特許明細書を次に示す。即ち、1996年7月30日付けでDuboc, Jr. 等へ発行された米国特許第5,541,473号、1996年9月24日付けでSpindt等へ発行された米国特許第5,559,389号、1996年10月15日付けでSpindt等へ発行された米国特許第5,564,959号、1996年11月26日付けでHaven等へ発行された米国特許第5,578,899号の各明細書であり、これらは全て参考としてここに盛り込まれる。

【0019】

本発明によるFEDフラットパネルディスプレイスクリーン200を図3に示す。図2に関連して述べたように、図3にも同様に領域100を示す。FEDフラットパネルディスプレイスクリーン200は、n行ライン（水平）とx列ライン（垂直）で構成される。明瞭に説明するために、行ラインを「行」と呼び、列ラインを「列」と呼ぶこととする。行ラインは行ドライバ回路220a～220cによってドライブされる。行グループ230a、230b、230cを図3に示す。各行グループは特定の行ドライバ回路と連携する、即ち、3つの行ドライバ回路は220a～220cである。本発明の一実施形態において、400行以上および約5～10行ドライバ回路が存在する。ただし、本発明は、任意の行数のFEDフラットパネルディスプレイスクリーンにも同等に良く適することを理解されたい。同様に、列グループ250a、250b、250c、250dを図3に示す。本発明の一実施形態においては1920列存在する。ただし、本発明は、任意の行数のFEDフラットパネルディスプレイスクリーンにも同等に良く適することを理解されたい。1つの画素は3つの列（赤、緑、青）を必要とし、従って、1920列が水平方向に少なくとも640画素解像度を提供する。

【0020】

行ドライバ回路220a～220cは、FEDフラットパネルディスプレイスクリーン200の周囲に沿って配置される。図3においては、説明を明瞭にするために、3つの行ドライバだけを示す。各行ドライバ220a～220cは、行のグループをドライブすることに責任をもつ。たとえば、行ドライバ220aは行230aをドライブし、行ドライバ220bは行230bをドライブし、ドライバ220cはドライブ行230cをドライブする。個別の行ドライバは行のグループをドライブすることに責任があるが、FEDフラットパネルディスプレイスクリーン200全体を通じて一時に1つの行だけがアクティブとされる。従って、1つの個別行ドライバは一時に多くとも1つの行ラインをドライブし、リフレッシュサイクル期間中にアクティブとされた行ラインがそのグループに含まれていない場合には、その個別行ドライバは一切の行ラインをドライブしていない。電源電圧ライン212は、全ての行ドライバ220a～220cに並列接続さ

れ、エミッタの陰極60/40へ印加するために、行ドライバへドライビング電圧を供給する。一実施形態において、行ドライブ電圧の極性は負である。

【0021】

イネーブル信号は、図3のイネーブルライン216を介して各行ドライバ220a~220cにも並列供給される。イネーブルライン216がローである場合には、FEDスクリーン200の全ての行ドライバ220a~220cがディスエーブルとされ、一切の行にエネルギー供給されない。イネーブルライン216がハイである場合には、行ドライバ220a~220cがアクティブにされる。

【0022】

水平クロック信号は、図3のクロックライン214を介して各行ドライバ220a~220cへも並列供給される。水平クロック信号または同期化信号は、新規行にエネルギー供給しようとする度に発信する。1つのフレームのなかのn列が、一度に1つずつエネルギー供給され、1つのデータフレームを形成する。典型的な60Hzのフレーム更新レートであるものと仮定すると、全ての行が16.67ミリセカンド毎に一度更新される。フレーム更新当たりn行であるものと仮定すると、水平クロック信号は16.67/nミリセカンド毎に一度発信する。すなわち、新規行は16.67/nミリセカンド毎にエネルギー供給される。nが400である場合には、水平クロック信号は41.67のマイクロセカンド毎に一度発信する。

【0023】

FED200の全ての行ドライバは、1行当たり1ビットのnビット記憶容量をもつ1つの大型直列シフトレジスタを実現するように構成される。行データは、直列方式の行ドライバ220a~220cに結合される行データライン212を用いて、これらの行ドライバを介してシフトされる。順次フレーム更新モード期間中は、行ドライバ内のnビットのうちの1つのビットを除いた全ビットが「0」を含み、もう一方の1つが「1」を含む。従って「1」は、一度に1つだけ、最上行から最低行へ全てのn行を通して直列にシフトされる。所定の水平クロック信号の発信に際して、オンタイムウィンドウ期間中、「1」に対応する行がドライブされる。シフトレジスタのビットは、ライン214によって供給される

水平クロックの全てのパルス毎に、行ドライバ220a～220cを通してシフトされる。インタレースモードにおいては、奇数行が更新されると偶数列が直列に後続する。従って、異なるビットパターンおよびクロッキングスキームが用いられる。

【0024】

シフトされた「1」に対応する行は、ライン214を通る水平クロックパルスに応答する。行は、特定の「オンタイム」ウィンドウ期間中オン状態のままである。このオンタイムウィンドウ期間中、行ドライバがイネーブルとされている場合には、対応する行は、電圧供給ライン212を介して現れる電圧値によってドライブされる。オンタイムウィンドウ期間中、他の行は一切の電圧でドライブされることがない。次に一層十分に検討するように、本発明は、図3のFEDフラットパネルディスプレイスクリーン200の輝度を変えるために、オンタイムウィンドウのサイズを変える。輝度を増大するためには、オンタイムウィンドウが拡大される。輝度を減少するためには、オンタイムウィンドウが縮小される。相対電圧の振幅は列ドライバ上で変更されないので、本発明は、前述の仕方で輝度を変更することによってグレースケール解像度を低下させない。その代りに、他の一実施形態において、本発明は、図3のFEDスクリーン200の輝度を変えるためにライン212に供給される電圧値の振幅を変更する。一実施形態において、行は負電圧によってエネルギー供給される。

【0025】

図3に示すように、本発明のFEDフラットパネルディスプレイスクリーン200内の画素では、1つの画素当たり3つの列がある。列ライン250aは画素内の1つの列を制御し、列ライン250cは画素内の他の列ラインを制御する、等々を実施する。同様に、図3は、各画素に関するグレースケール情報を制御する列ドライバ240を示す。列ドライバ240は、振幅変調された電圧信号を、列ラインを介してドライブする。行ドライバ回路に対する同様の仕方において、列ドライバ240は、それぞれ列ラインのグループをドライブする個別回路に分離可能である。列ライン250a～250eを介してドライブされる振幅変調された電圧信号は、それぞれの画素列に関するグレースケールデータを表す。水平

クロック信号のパルスがライン214に現れる度に、列ドライバ240は、FEDフラットパネルディスプレイスクリーン200の画素列の全ての列ライン250a~250eを独立して制御するために、グレースケールデータを受け取る。従って、一方ではただ1つの行が水平クロック毎にエネルギー供給され、他方オンタイムウィンドウ期間中は、全ての列250a~250eがエネルギー供給される。ライン214を通る水平クロック信号は、グレースケールデータの画素列のローディングを列ドライバ40に同期させる。列ドライバ240は、列データライン205を介して列データを受け取り、列ドライバ240は、同様に、列電圧供給ライン207に共通結合される。

【0026】

異なるグレースケールカラーを実現するために、列ドライバ240によって、異なる電圧が列ラインへ供給される。作動中、全ての列ラインは、グレースケールデータを用いて（列データライン205を介して）ドライブされ、同時に、1つの行がアクティブとされる。これは、適切なグレースケールを用いて画素の列を照明する。次に、これは、フレーム全体が満たされるまで、ライン214の水平クロック信号の発信毎に、他の行、等々に関して繰り返される。速度を上げるためには、一方で1つの行がエネルギー供給を受けている間に、他方において、同時に、その次の画素行に関するグレースケールデータが列ドライバ240にロードされるようにすればよい。行ドライバ220a~220cの場合と同様に、列ドライバは、オンタイムウィンドウ内に、それらの電圧を表示する。さらに、行ドライバ220a~220cの場合と同様に、列ドライバ240はアクティブラインを有する。一実施形態において、列は正電圧によってエネルギー供給される。

【0027】

輝度制御回路

図4は、図3のFEDフラットパネルディスプレイスクリーン200の輝度を調節するために本発明の実施形態によって用いられる輝度制御回路300を示す。この輝度制御回路300は、FEDフラットパネルディスプレイスクリーン200の行ドライバ220a~220cおよび列ドライバ240に隣接して配置可

能である。本発明の第1実施形態において、ディスプレイ平均輝度は行電圧を変調するパルス幅によって制御される。本発明は、例えば、行ドライバ220a～220cのオンタイムウィンドウ変調のような、行ドライバ220a～220cへの電源電圧のパルス幅変調を用いる。この第1実施形態において、グレースケール生成は、例えば、列ドライバ電圧の大きさを制御するような、列ドライバ240の振幅変調によって制御される。この場合、平均輝度は行オンタイムウィンドウに線形的に比例する。

【0028】

輝度を増大しようとする場合には、行オンタイムウィンドウが増大され、輝度を減少使用とする場合には、行オンタイムウィンドウが減少される。このタイプの輝度制御の利点は、オンタイムウィンドウの変化につれて、FEDスクリーン200の画素のグレースケール解像度が低下しないことである。本発明の第1実施形態の場合には、列データも列ドライバ出力電圧も一切変更されない。

【0029】

図4の輝度制御回路300は、電圧制御抵抗器310とコンデンサ315で構成される抵抗器とコンデンサの回路網(RC回路網)に結合されるワンショット回路325を含む。ライン330は接地または $-V_{cc}$ に結合される。本発明によれば、ワンショット回路325が、行ドライバ220a～220c(図3)のオンタイム期間の長さを決定する。従って、本発明において、行ドライバ220a～220cのオンタイム期間は可変であり、FEDフラットパネルディスプレイスクリーン200の所要輝度に依存する。電圧制御抵抗器310の抵抗は、輝度信号を搬送するライン312の電圧に応じて変化する。ライン312の電圧は変化し、FEDフラットパネルディスプレイスクリーン200の所要輝度の設定表示である輝度信号を表す。ライン312の電圧は、ユーザによりアクセス可能に作られた手動手ノブの操作結果として、または、自動補償または常態化(以下に記述する)を実施する回路から制御可能である。その代りに、ライン312電圧は、手動調節と自動調節の混合結果であっても差し支えない。電圧制御抵抗器310の一端はノード305において論理レベル(例えば、3.3または5VDC)に結合される。

【0030】

この構成において、図4のRC回路網は、よく知られたメカニズムを用いて、ワンショット回路325のパルス幅を決定する。一実施形態において、ワンショット回路325の出力216はアクティブ状態においてローであり、そうでない場合にハイである。従って、ワンショット回路325によって決定されるオンタイムウィンドウは、この実施形態におけるロー出力値によって測定される。同様に、ワンショット回路325は、ライン214を介して水平同期化パルスを受けるとともに結合される。従って、オンタイムウィンドウの長さはRC回路網によって決定され、ライン214を介して受信された水平クロック信号と同期して始動する。ワンショット回路325の出力は、行イネーブルライン216をドライブするように連結される。本発明の第1実施形態において、回路350は用いられず、ライン212は行ドライブ電圧 V_{cc} の電源ライン375に直接接続される。

【0031】

行ドライバ220a~220c(図3)はアクティブにされるとローになるので、オンタイムウィンドウを画定するために、ワンショット回路325がライン216を介してそのロー信号を生成すると、図3の行ドライバ220a~220c全てがアクティブにされる。ただし、ただ1つの行ドライバ回路だけが、直列シフトレジスタ内に「1」を含むはずである。従って、水平同期化クロック信号の各パルス毎に1つのオンタイムパルスが生成され、その継続期間中、行ドライバ回路220a~220cをアクティブにする。

【0032】

図5は、本発明によって用いられる信号のタイミングダイアグラムを示す。信号410、415、440は、トランジスタ・トランジスタレベル(TTL)論理信号である。信号410は、垂直同期化信号を示し、各パルス410aは新規フレームの始動を示す。概して、フレームは60Hzで呈示される。非飛越しリフレッシュモードにおいて、パルス410aは、FED200の第1列が付勢される準備が整っていることを示す。信号トレイン415は、水平同期化クロック信号を表し、パルス415a~415cは、最初から3つの典型的行ライン(

例えばリフレッシュ)に付勢するための始動タイミングを表す。415a~415cの各パルスは、新規な行が付勢されねばならないことを指示する(例えば、画素の新規列がリフレッシュされる)。非飛越しリフレッシュモードにおいて、パルス415a, 415b, 415cは、FEDフラットパネルディスプレイスクリーン200(図3)の行の行1、行2、行3それぞれの付勢開始に対応する。

【0033】

図5において、信号440は、最初から3つの典型的行に関してワンショット回路325によって生成され、ライン216(図4)を介して伝送された行イネーブル信号を表す。ロー表現された可変長パルス440a~440cは、全ての行ドライバ220a~220cに関するオンタイムウィンドウを表す。可変長オンタイムウィンドウパルス440a~440cは、それぞれ、水平同期化クロックパルス415a~415cに対応する。各可変オンタイムウィンドウ440a~440c期間中は、信号420, 425, 430によって示されるように、FEDフラットパネルディスプレイスクリーン200の1つの行ラインだけがアクティブである。信号420, 425, 430は、3つの典型的行ライン電圧に対応する。ドライブ電圧信号420は第1行に対応し、ドライブ電圧信号425は第2行に対応し、第3行は電圧信号430に対応する。

【0034】

信号440内の破線は、オンタイムウィンドウのパルス幅がワンショット回路325のRC回路網の値に応じて可変であることを示す。例えば、信号420は、イネーブルパルス440aと同期して付勢されるべき典型的な行ラインへ印加される電圧を示す。パルス420aはオンタイムウィンドウである。オンタイムウィンドウの絶対最大長は、例えば、パルス415aからパルス415bまでのような信号415のパルス間の時間の長さであり得るが、この量未満の値に随意に設定することもできる。図5の例において、パルス420aの最大長は、信号415のパルス間の期間の約半分に随意設定される。図5の異なる期間2, 4, 6, 8, 10によって示されるようにこのオンタイムウィンドウ(パルス420a)は可変である。輝度の大きさは、本発明のオンタイムウィンドウの長さに対

して線形関係にある。従って、期間10（この例において）は典型的行への $-V_{cc}$ の完全印加を表し、FEDフラットパネルディスプレイスクリーン200の最大輝度に対応する。期間8は、 $-V_{cc}$ の完全印加の6/7を表し、全輝度量の6/7を表す。期間6は、 $-V_{cc}$ の完全印加の5/7を表し、全輝度量の5/7を表す。最後に、期間2は、 $-V_{cc}$ の完全印加の3/7を表し、全輝度量の3/7を表す。期間2～10の中のただ1つの期間がオンタイムパルスに対して選定され、図5の期間2～10は、本発明のこの実施形態の可能な全ての輝度レベルの例として示されることが認められる。他の例において、最大オンタイムウィンドウ420aは信号415のパルスの間の全期間まで増大可能であることが認められる。

【0035】

輝度を増大しようとする場合には、パルス420aのパルス幅のサイズが最小パルス幅2から増大するように、ライン312（図4）上の信号がワンショット回路325のRC回路網を変化させる。その代りに、輝度を減少させようとする場合には、パルス420aのパルス幅が最大パルス幅10から減少するように、ライン312（図4）上の信号はワンショット回路325のRC回路網を変化させる。これは、パルス425a及び430aに関しても同様に真である。従って、パルス420a、425a、430aの特定のパルス幅（例えばオンタイムウィンドウ）は、ライン312上の輝度信号によって制御される図4の電圧制御抵抗器310の値に依存する。

【0036】

同様に、図5は、イネーブルパルス440bおよび440cとそれぞれ同期して付勢される他の2つの典型的行ラインに対応する信号425および430を示す。パルス420aと同様に、パルス425a及び430aのパルス幅は可変であり、それぞれイネーブルパルス440b及び440cのパルス幅に依存する。非飛越しリフレッシュモードの場合には、パルス420a、425a、430aに対応する行ラインは、FEDフラットパネルディスプレイスクリーン200において相互に隣接する。

【0037】

図4に示すように、本発明の第2実施形態は、図3の行ドライバ回路220a～220cがイネーブルラインを持たない場合に適用可能である。この第2実施形態の場合には、行ドライバ220a～220cに付勢する電圧供給ライン212に印加される電圧を遮断するために、図4の回路250がワンショット回路325と共に用いられる。回路350において、TTL行イネーブル信号216は、抵抗器355に結合され、トランジスタ360のゲートを制御するために用いられる。回路350において、トランジスタ360は、論理電圧レベル305に結合され、かつ、 $-V_{cc}$ またはノード375に結合される抵抗器367に直列結合される抵抗器365に結合される。電圧レベル $-V_{cc}$ は、FEDフラットパネルディスプレイスクリーン200の行ラインに関するドライブ電圧レベルである。抵抗器365、及び、抵抗器367の間のノードは、トランジスタ370のゲートを制御するために連結される。トランジスタ370は、ノード375 ($-V_{cc}$) に結合され、ライン212にも結合される。従って、本発明の第2実施形態においては、ライン212は $-V_{cc}$ のライン375に直接には結合されない。

【0038】

行イネーブルライン216がローである場合には、トランジスタ360が導通し、トランジスタ370のゲートへ電圧を印加し、トランジスタ370を導通させる。これは、トランジスタ370を介してライン212を $-V_{cc}$ に結合する。この状態においては、 $-V_{cc}$ がFEDフラットパネルディスプレイスクリーン200の全ての行ドライバ220a～220cに供給される。行イネーブルライン216がハイである場合には、トランジスタ360はオフとなり、トランジスタ370も同様にオフとなる。これは、 $-V_{cc}$ からライン212の結合を解く。この状態においては、 $-V_{cc}$ は、FEDフラットパネルディスプレイスクリーン200の行ドライバ220a～220cから接続が外される。

【0039】

本発明の第1実施形態において、電圧 $-V_{cc}$ は、行ドライバ220a～220cに継続的に印加されるが、適当なオンタイムウィンドウを実行するために、イネーブルライン216はオン・オフ制御される。本発明の第2実施形態におい

ては、電圧 $-V_{cc}$ は、適切なオンタイムウィンドウを実行するために、直接オン・オフ制御される。図5に示す信号は、本発明の第2実施形態に同等に適用されることが認められる。ただし、第2実施形態においては、イネーブルライン216は第1実施形態の場合と同様に行ドライバ220a~220cを直接制御せず、ライン212を介して行ドライバ220a~220cへの電源電圧印加を制御する。

【0040】

図6は、FEDフラットパネルディスプレイスクリーン200の輝度を調節する本発明の第3実施形態を示す。本発明の第3実施形態に関して、列ドライバ240a~240cのオンタイムウィンドウが調節され、行ドライバ220a~220cに関して一定のオンタイムウィンドウが用いられる。図6は、典型的列250f~250hをそれぞれドライブするFEDフラットパネルディスプレイスクリーン200の3つの典型的列ドライバ240a~240cを示す。これら3つの列250f~250hは画素列の赤ライン、緑ライン、青ラインに対応する。グレースケール情報は、データバス250を介して列ドライバ240a~240cに供給される。グレースケール情報は、画素の異なるグレースケール内容を実現するために、異なる電圧振幅（振幅変調）を列ドライバに表明させる。画素列に関する異なるグレースケールデータは、水平クロック信号の各パルスに関して列ドライバ240a~240cに呈示される。

【0041】

同様に、図6の各列ドライバ240a~240cは、各列ドライバ240a~240cに並列供給されるイネーブルライン510に結合されたイネーブル入力を持有する。さらに、各列ドライバ240a~240cは、最大列電圧に保持される列電圧ライン515にも結合される。同様に、列ドライバ240a~240cは、特定の画素列に関するグレースケールデータをクロッキングするために列クロック信号を受け取る。本発明の第3実施形態によれば、輝度制御を実行するために、パルス幅変調が列ドライバ240a~240cに適用される。パルス幅が長ければ長いほど、ディスプレイは正比例的に一層明るくなる。パルス幅が短ければ短いほど、ディスプレイは一層暗くなる。

【0042】

この実施形態において、列イネーブル信号は、図4に示す場合に類似する回路によって生成され、この列イネーブル信号は列ドライバイネーブルライン510に結合される。列イネーブルライン515は、FEDフラットパネルディスプレイクリーン200の所要輝度に応じて、列ドライバ240a～240cに関するオンタイムウィンドウを可変にする。第3実施形態において、列ドライバ240a～240cは、グレースケール内容を実現するために、電圧振幅変調を用いるが、FEDフラットパネルディスプレイクリーン200の輝度を変えるためにパルス幅変調も使用する。本発明の第3実施形態は、画像のグレースケール解像度の質を低下させない。

【0043】

本発明の第4実施形態は、イネーブル入力を持たない列ドライバ240a～240cに適用可能である。この場合、列オンタイムと同期してライン515を介して供給される最大列電圧を、例えば、オン・オフのように断続するために、図4の回路350に類似した回路が用いられる。実際には、回路350に類似した回路は、ライン515に対して最大列電圧、Vccを結合および結合解除をするために用いられ、イネーブルライン216に類似したイネーブルラインから制御される。

【0044】

本発明の第1および第2実施形態は、第3および第4実施形態より消費電力が少ないことが認められる。理由は、列ドライバ240a～240cのパルス幅変調は全ての列のキャパシタンスに対してドライブすることが必要であるが、行ドライバ220a～220cのパルス幅変調は、一時に1つの単一行のキャパシタンスのみに対してドライブすることによる。これは、リフレッシュ期間中においては一度にただ1つの行しかオンされていないが、全ての画素列が付勢されているので全ての列がオンされていることによる。振幅変調を使用せずパルス幅変調を用いて輝度制御を実施するのがよい。理由は、パルス変調を用いると、FEDフラットパネルディスプレイクリーン200に利用可能なグレースケール解像度を低下させないからである。

【0045】

輝度センサ及び自動調節

図7は、FEDフラットパネルディスプレイスクリーン200を備えた汎用コンピュータシステム550に集約された周囲光センサ580（図8）を含む本発明の他の一実施形態を示す。本発明による典型的なポータブルコンピュータシステム550はキーボード又は他の英数字データ入力デバイス565を含む。コンピュータシステム550は、FEDフラットパネルディスプレイスクリーン200上でカーソルを指示するためのカーソル指示デバイス570（例えば、マウス、ローラーボール、フィンガパッド、トラックパッド、等々）をも含む。図7に示す典型的なコンピュータシステム550は、ベース部分590bおよび軸572のまわりに随意に旋回する開閉自在のディスプレイ部分590aを含む。周囲光センサ580は、本発明に含まれる種々の位置に配置可能である。ここに、位置580a及び580bは例示に過ぎない。さらに以下に示すように、輝度常態化位置としては580bが有利であり、輝度調節位置としては580aが有利である。

【0046】

コンピュータシステム550のエLEMENTの構成図を示す図8を参照されたい。コンピュータシステム550は、アドレス情報及びデータ情報を通信するためのアドレス／データバス500、および、情報および命令を処理するためにバス500に結合された1つ又は複数の中央プロセッサ501を含む。コンピュータシステム550は、プロセッサ501及びコンピュータ読取り可能な不揮発性メモリユニット（例えば、読取り専用メモリ、プログラマブルROM、フラッシュメモリ、EPROM、EEPROM、等々）503に対する情報および命令を記憶するためにバス500に結合されるコンピュータ読取り可能な揮発性メモリユニット502（例えば、ランダムアクセスメモリ、スタティックRAM、ダイナミックRAM、等々）を含む。

【0047】

さらに、図8のコンピュータシステム550は、例えば、磁気ディスクまたは光学ディスク、及び、情報および命令を記憶するためにバス500に結合された

ディスクドライブのような大容量記憶コンピュータ読取り可能データ記憶デバイス504を含む。FEDフラットパネルディスプレイスクリーン200はバス500に結合され、英数字および機能キーを含む英数字入力装置565は、情報およびコマンド選択結果をプロセッサ501に通信するためにバス500に結合される。周囲光センサ580はFEDフラットパネルディスプレイスクリーン200へ結合される。同様にFEDフラットパネルディスプレイスクリーン200には手動輝度調節ノブ520、及び、本発明の自動輝度調節機能がアクティブにされるか、または、ディスプレイにされるかを制御するスイッチ530が結合される。本発明の一実施形態において、手動輝度調節ノブ520は、ライン312（図3）の輝度信号の電圧レベルを直接制御する。

【0048】

図8のカーソル制御デバイス570は、ユーザ入力情報およびコマンド選択状態を中央処理装置501に通信するためにバス500に結合される。コンピュータシステム500は、随意に、コマンド選択情報をプロセッサ501に通信するためにバス500に結合された信号生成デバイス508を含む。破線で示された552内の各エレメントは、コンピュータシステム550にとっては全体的に内蔵部品である。

【0049】

本発明は、2つの実施形態において周囲光センサ580を用いる。一方の実施形態において、光センサ580によって検出される周囲光が増加するにつれて、FEDスクリーン200の輝度は自動的に増大する。同様に、光センサ580によって検出される周囲光が減少するにつれて、FEDスクリーン200の輝度は、画像の表示品質を維持するように自動的に減少する。これは、ある時間にわたって周囲光強度が変化し続ける場合、または、異なる周囲光強度にするためにディスプレイが異なる設定に移される場合に、ある設定において画像の表示品質を維持するために行われる。FEDスクリーン200の平均輝度は、図4に関して記述した回路によって調節される。この第1実施形態において、手動調節ノブ530はオーバライドとして用いることが可能であり、FEDスクリーンの輝度レベルをユーザが手動で調節することを可能にする。

【0050】

光センサ580を用いる本発明の第2実施形態において、センサは、FEDスクリーン耐用寿命全体にわたりFEDスクリーン200に輝度常態化を提供するために用いられる。この実施形態は、長年にわたってFEDスクリーン200の輝度を訂正するために有用である。この場合、光センサ580は、かなりな量のFEDスクリーン自体の光放出に露出されるように配置される。光センサ580によって検出される光が所定のしきい値レベル以下に低下すると、FEDスクリーン200の平均輝度が増大する。同様に、光センサ580によって検出される光が所定のしきい値以上に上昇すると、FEDスクリーン200の平均輝度が減少する。上記両方の方法は、FEDスクリーン200の寿命全体にわたってFEDスクリーン200を工場でプリセットされた輝度量に保持しようとする試行として実施される。この実施形態において、FEDスクリーン200の平均輝度は、図4に関して記述した回路によって調節される。

【0051】

図9は、周囲光620に感応する周囲光センサ580を使用する本発明の第1実施形態600のブロック図を示す。この実施形態600では、光センサ580は、コンピュータシステム550の周辺の周囲光を受けとり、これに応答するので、FEDスクリーン200自体から実質的な量の光は受け取らない。この場合、センサ580は、周囲光には露出されるが、FEDスクリーン200からの直射光には実質的に露出されないような位置580aに配置することができる（図7）。

【0052】

本発明に従い、幾つかの異なる周囲光センサ580を使用することができる。一連のよく知られたセンサはテキサス・インスツルメンツ（Texas Instruments）社から購入可能であり、別の一連のセンサはブル・ブラウン（Burr-Brown）社から購入可能である。本発明によって用いられる光センサ580は、検出される光に応答し、これに応じた可変出力信号を生成する。出力信号585は、使用する光センサに応じて、その電流量、電圧量、発信周波数、一定周波数のパルス幅が異なる。別のタイプの光センサ580は受動的で

あり、光が変わると抵抗が変化する。

【0053】

基準電圧信号635およびセンサ580の出力信号585を受け取る比較回路590が用いられる。この比較回路は、信号585および635の値に応答して輝度電圧信号312を生成する。よく知られた方法および部品を使用して、比較回路はセンサ出力信号585（例えば、可変電流、可変周波数、可変パルス幅、または、可変電圧、等々）を、センサ580によって受け取られた光の量に応じて変化する電圧に変換する。この段階では、よく知られた回路および部品が用いられる。比較回路590では、スイッチ530が「オフ」であれば、センサ出力信号585および変換済電圧信号は比較回路590によって無視される。この場合、回路比較590は、ライン312を介して基準電圧信号635を出力する。ただし、スイッチ530が「オン」であれば、変換済み可変電圧信号は比較回路590によって基準電圧レベルに電気的に加えられ、ライン312を介して出力される輝度電圧信号を生成する。

【0054】

図9の基準電圧信号635は、手動輝度調節ノブ520に結合された基準回路630によって生成される。一実施形態において、手動輝度調節ノブ520は、基準電圧635を変更する回路630内の分圧器エレメント要素を制御する。輝度が増大するように手動調節ノブ520を調節すると、基準電圧635が増大し、輝度が減少するように手動調節ノブ520を調節すると、回路630によって基準電圧635が減少する。上述したように、輝度電圧信号312は図9の回路300を制御する。本発明によれば、回路300は、上記の実施形態において検討したように、FEDフラットパネルディスプレイスクリーン200の輝度を調節するように行ドライバ220a~220c又は列ドライバ240のどちらかを制御するために、パルス幅変調を用いることができる。

【0055】

動作に際して、図9の実施形態600は次のように作動する。スイッチ530がオフであり、輝度を上げるようにノブ520を調節した場合には、輝度電圧信号312の振幅が増大し、回路300のオンタイムウィンドウを増加させる。ス

スイッチ530がオフであり、輝度を上げるようにノブ520を調節した場合には、輝度電圧信号312の振幅が減少し、回路300のオンタイムウィンドウを減少させる。スイッチ530がオンであり、手動調節520が一定であれば、輝度電圧信号312の電圧は、光センサ580からの検出された周囲光のあらゆる増加に正比例的に自動的に増大する。スイッチ530がオンであり、手動調節520が一定であれば、輝度電圧信号312の電圧は、光センサ580からの検出周囲光のあらゆる減少に応じて自動的に減少する。

【0056】

回路590の変換済み可変電圧は基準電圧信号635に加えられるので、スイッチ530がオンであり、増大するように手動調整ノブ520が調節された場合には、輝度電圧信号312が増加して、周囲光620は一切変化しない。スイッチ530がオンであり、減少するように手動調整ノブ520が調節された場合には、輝度電圧信号312が減少して、周囲光620は一切変化しない。上述したように、輝度信号312が増大すると、オンタイムウィンドウが増大し、FEDスクリーン200の輝度が増大する。同様に、輝度信号312が減少すると、オンタイムウィンドウが減少し、FEDスクリーン200の輝度が減少する。

【0057】

図10は、光センサ580を使用する本発明の第2実施形態700のブロック図を示す。この実施形態は、FEDスクリーン200に関して輝度常態化を実施する。輝度常態化は、FEDスクリーン200の輝度をサンプリングし、サンプリングした量が所定の好ましいレベルから変動する場合には、FEDスクリーン200の輝度を変える。この実施形態700は、その耐用寿命全体にわたってFEDスクリーン200の平均輝度を維持し、さらに、製造上の変動および長年にわたって発生するFEDスクリーン200の変動を補償するために用いられる。実施形態700においては、光センサ580がFEDスクリーン200自体から基準光源としてかなりの量の光を受け取るが、周囲光源からは有意な光を受け取らないようにするのがよい。この場合、センサ580は、位置580bに配置することができる(図7)。FEDスクリーン200から放出された直射光に露出するが、周囲光には実質的に露出されない。

【0058】

図10のシステム700において、光センサ380とフラットパネルFEDスクリーン200から放出された光との間には負のフィードバックループ730が存在する。従って、輝度制御回路300は、センサ380によって検出される光に応答して、フラットパネルスクリーン200における輝度を自動的に調節する。同様に、基準回路630も、手動調節ノブ520に応答して、ライン635を介して基準電圧を調節する。手動調節および自動スクリーン常態化が両方とも同時にアクティブであるような作動モードにおいては、手動調節が優先的にオーバーライドされる。作動に際して、FEDスクリーンから放出された光が工場設定されたしきい値を越える輝度であることを光センサ580が検出した場合には、回路300はオンタイムパルス幅を減少させ、それによって、FEDスクリーン200の輝度を低下させる。また、FEDスクリーンから放出された光が工場設定されたしきい値未満の輝度であることを光センサ580が検出した場合には、回路300はオンタイムパルス幅を増大させ、それによって、FEDスクリーン200の輝度を上昇させる。実施形態700は、実施形態600に関して記述したと同様な手動調節機能を完全に含む。すなわち、ライン635の基準電圧を減少または増大すると、図9に関して述べた仕方で、フラットパネルFEDディスプレイスクリーン200上にディスプレイされる輝度も変わる。

【0059】

システム700は、FEDスクリーン200の製造上の変動を自動的に補償するのに有用であり、さらに、経年、頻繁な使用、長期間の使用、温度、等々の結果として輝度が低下したFEDスクリーン200を自動的に補償するのに有用である。システム600およびシステム700を実現するために必要な電子装置は、FEDスクリーン200によって用いられ、かつ一般に画素アレイの周囲に沿って、又は、画素アレイの背後に位置する電子装置と同一の支援電子装置によって作成できることが認められる。

【0060】

ディスプレイ画素のグレースケール内容を変えることなく、FEDフラットパネルスクリーンの輝度を変える本発明の好ましい実施形態、方法、および、メカ

ニズムについて記述してきた。本発明は特定の実施形態として記述されたが、本発明は、この種の実施形態によって限定されるものと解釈されてはならず、特許請求の範囲の記載に従って解釈されなければならないことを理解されたい。

【図面の簡単な説明】

【図1】

行ラインと列ラインの交差箇所に位置するゲート付き電界エミッタを用いるフラットパネルFEDスクリーンの一部の断面構造図である。

【図2】

ディスプレイの幾つかの行と列の交差箇所を示す本発明のフラットパネルFEDスクリーンの内部平面図である。

【図3】

行ドライバおよび列ドライバ及び交差する多数の行を列を示す本発明によるフラットパネルFEDスクリーンの平面図である。

【図4】

本発明のフラットパネルFEDスクリーンの輝度を変えるために本発明によって用いられる回路を示す回路結線図である。

【図5】

図4の回路によって生成され、図3のフラットパネルFEDスクリーンの行ドライバによって用いられる信号のタイムチャートである。

【図6】

本発明のフラットパネルFEDスクリーンの輝度制御列ドライバの説明図である。

【図7】

本発明の一実施形態により周囲光センサを用いるコンピュータシステムの斜視図である。

【図8】

周囲光センサを有する本発明のFEDスクリーンを含む汎用コンピュータシステムの回路ブロック図である。

【図9】

フラットパネルF E Dスクリーンの輝度を自動的に調節するために周囲光センサを用いる本発明の回路の論理的ブロック図である。

【図10】

輝度常態化のためにフラットパネルF E Dスクリーンの輝度を自動的に調節するための周囲光センサ及びフィードバックを使用する本発明の回路の論理的ブロック図である。

【図1】






FIG. 1


【图2】



【図3】



【図4】



【図5】





FIG. 5

【図6】



【図7】






FIG. 7


【図8】



【図9】



【図10】



【国際調査報告】

INTERNATIONAL SEARCH REPORT

International application No.
PCT/US98/10887

A. CLASSIFICATION OF SUBJECT MATTER IPC(6) : G09G 3/30, 3/36 US CL : 345/76, 77, 102 According to International Patent Classification (IPC) or to both national classification and IPC		
B. FIELDS SEARCHED Minimum documentation searched (classification system followed by classification symbols) U.S. : 345/76, 77, 102, 87 Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)		
C. DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	US 3,874,928 A (YOSHIYAMA ET AL) 04 JULY 1972, COL. 3, LINES 3-52.	1
Y	US 4,758,828 A (MITSUMORI) 19 JULY 1988, COL. 3, LINES 29-65.	1
A	US 3,629,653 A (IRWIN) 21 DECEMBER 1971, COL. 3, LINE 53 TO COL. 4, LINE 18.	1-10
A	US 4,170,772 A (BLY) 09 OCTOBER 1979, COL. 3, LINES 11-18.	1-10
<input type="checkbox"/> Further documents are listed in the continuation of Box C. <input type="checkbox"/> See patent family annex.		
* Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "B" earlier document published on or after the international filing date "C" document which may throw doubt on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "D" document referring to an oral disclosure, use, exhibition or other means "E" document published prior to the international filing date but later than the priority date claimed "F" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art "A" document member of the same patent family		
Date of the actual completion of the international search 13 OCTOBER 1998		Date of mailing of the international search report 17 NOV 1998
Name and mailing address of the ISA/US Commissioner of Patents and Trademarks Box PCT Washington, D.C. 20231 Facsimile No. (703) 305-3230		Authorized officer KENT CHANG Telephone No. (703) 305-4824

【公報種別】特許法第17条の2の規定による補正の掲載
 【部門区分】第6部門第2区分
 【発行日】平成17年12月22日(2005.12.22)

【公表番号】特表2001-515229(P2001-515229A)
 【公表日】平成13年9月18日(2001.9.18)
 【出願番号】特願2000-509076(P2000-509076)
 【国際特許分類第7版】

G 0 9 G 3/30

G 0 9 G 3/20

【F I】

G 0 9 G 3/30 K

G 0 9 G 3/20 6 4 2 J

【手続補正書】
 【提出日】平成17年4月21日(2005.4.21)
 【手続補正1】

【補正対象書類名】明細書
 【補正対象項目名】発明の名称
 【補正方法】変更
 【補正の内容】
 【発明の名称】電界放出ディスプレイ
 【手続補正2】

【補正対象書類名】明細書
 【補正対象項目名】特許請求の範囲
 【補正方法】変更
 【補正の内容】
 【特許請求の範囲】

【請求項1】

1つの画素が1つの行ラインと少なくとも3つの列ラインとの交差箇所を持っている電界放出ディスプレイ(FED)であって、

各々がそれぞれの列ラインに結合され、振幅変調された電圧信号で、前記列ラインをドライブする複数の列ドライバと、

各々がそれぞれの行ラインに結合され、第1電圧信号で、一度に1つの行ラインをドライブする複数の行ドライバと、

を備え、個別行ラインのリフレッシュを水平同期化クロック信号に同期させる電界放出ディスプレイ。

【請求項2】

前記電界放出ディスプレイに関する輝度レベルを表す輝度信号を受け取るように結合され、かつ前記複数の行ドライバをイネーブルとし得るように結合された輝度制御回路をさらに備え、前記輝度制御回路は前記水平同期化クロック信号と同期して生成される前記輝度信号に応じて変化する幅を持つ行オンタイムパルスを生成し、複数の前記行ドライバは前記オンタイムパルス期間中だけ前記第1電圧信号を供給するようにアクティブにされ、他の期間はディスプレイエーブルとされる請求項1に記載のディスプレイ。

【請求項3】

それぞれの行ラインとそれぞれの列ラインとの交差箇所に位置する複数の多層構造をさらに備え、前記多層構造はそれぞれ前記行オンタイムパルスの前記幅に線形的に比例する輝度で照明する請求項2に記載のディスプレイ。

【請求項4】

前記輝度信号は電圧信号である請求項2に記載のディスプレイ。

【請求項 5】

前記輝度制御回路は、
電圧制御抵抗器およびコンデンサを含み、前記行オンタイムパルスの前記幅を画定する回路網と、
前記回路網に結合され、かつ前記水平同期化クロック信号に結合され、前記水平同期化クロック信号と同期して前記行オンタイムパルスを生成するワンショット回路と
をさらに備えた請求項 2 に記載のディスプレイ。

【請求項 6】

前記振幅変調電圧信号はそれぞれの画素列に関するグレースケールデータを表し、前記水平同期化クロックは前記グレースケールデータを前記複数の列ドライバへのローディングを同期化するものであり、
前記複数の行ドライバのイネーブルラインに結合され、可変幅を持ち、かつ前記水平同期化クロック信号と同期化されたオンタイムパルスを生成する輝度制御回路と、
それぞれの行ラインとそれぞれの列ラインとの交差箇所に位置し、それぞれ前記オンタイムパルスの前記幅に線形的に比例する輝度で照明する複数の多層構造と
をさらに備え、前記複数の行ドライバは前記可変幅のオンタイムパルス期間中に限り前記第 1 電圧信号をドライブするようにアクティブにされ、他の期間はディスエーブルとされる請求項 1 に記載のディスプレイ。

【請求項 7】

前記輝度制御回路は、
電圧制御抵抗器およびコンデンサを有し、前記オンタイムパルスの可変幅を画定する回路網と、
前記回路網に結合され、かつ前記水平同期化クロック信号に結合され、前記水平同期化クロック信号と同期して前記可変幅のオンタイムパルスを生成するワンショット回路と
をさらに備えた請求項 6 に記載のディスプレイ。

【請求項 8】

前記水平同期化クロック信号はグレースケールデータを 1 つの画素列に関する前記複数の列ドライバへのローディングを同期化するためのものであり、
前記複数の列ドライバのイネーブルラインに結合された輝度制御回路をさらに備え、前記輝度制御回路は、可変パルス幅を持ち、かつ前記水平同期化クロック信号と同期化されたオンタイムパルスを生成し、前記複数の列ドライバは前記振幅変調された電圧信号を前記オンタイムパルスの可変パルス幅期間中にドライブするようにアクティブとされる請求項 1 に記載のディスプレイ。

【請求項 9】

それぞれの行ラインとそれぞれの列ラインとの交差箇所に位置する複数の多層構造をさらに備え、各多層構造は前記オンタイムパルスの前記可変パルス幅に線形的に比例する輝度で照明する請求項 8 に記載のディスプレイ。

【請求項 10】

前記輝度制御回路は、前記電界放出ディスプレイの所望の輝度レベルに応じて変化する輝度信号に結合される請求項 6 または 8 に記載のディスプレイ。

【請求項 11】

前記輝度制御回路は、
電圧制御抵抗器およびコンデンサを有し、前記オンタイムパルスの前記可変パルス幅を画定する回路網と、
前記回路網に結合され、かつ前記水平同期化クロック信号に結合され、前記水平同期化クロック信号と同期して前記可変幅の前記オンタイムパルスを生成するワンショット回路と
を備えている請求項 10 に記載のディスプレイ。

【請求項 12】

それぞれの画素の前記少なくとも 3 つの列ラインは赤列ラインと緑列ラインと青列ライ

ンからなっている請求項 2、6 または 8 に記載のディスプレイ。

【請求項 1 3】

前記輝度信号はユーザアクセスの可能な手動輝度調節ノブから発せられる請求項 2、6 または 8 に記載のディスプレイ。

【請求項 1 4】

前記複数の多層構造の各々は、

高電圧陽極と、

この高電圧陽極を被覆するリン光体と、

対応する列ラインに結合されたゲートと、

電子放射エレメントおよびエミッタ電極を有する陰極と

を有し、前記エミッタ電極は対応する行ラインに結合され、前記電子放射エレメントは前記対応する行ラインに印加される前記第 1 電圧信号および前記対応する列ラインに印加される第 2 電圧信号に応じて電子を前記リン光体に向かって放出する

請求項 3、6 または 8 に記載のディスプレイ。